时钟电路是MCU正常工作的保障，为MCU提高时钟，一个小小的晶振的设计电路也是很有讲究的，正好最近在调试MCU芯片的最小系统电路，现在就结合最近的调试经历简单的分享下我的经验。
工具/原料
1
mcu时钟电路设计调试
2
晶振
方法/步骤
1
晶振可以分为有源晶振和无源晶振，就经验而言，使用有源晶振的效果会有些。有源晶振一般有4个pin，多为贴片；无源晶振为2pin，多为插装。
2
一般在MCU设计的时候，多使用的是有源晶振，根据晶振的datasheet，我们可以得到两个很重要的参数，分别为负载电容load Capacitance(Cl)和内部电容(Cic)。
3
例如在进行MCU的调试工作时，采用如上图所示的时钟电路，发现起振时间，时钟的幅度(clock amplification)和并联电阻和较大的关系，甚至会影响到晶振的正常工作。
4
在晶振电路上并联大电阻的目的是为了提高Q值，增大晶振的电流，使其更易起振，因而对该并联电阻的选取是需要调试来确定的，当然，大部分情况下，省去也是可以起振的。
5
关于正确选取晶振引脚的两个电容。一般情况下，该值可由负载电容和内部电容，PCB板上电容确定。串联两个电容是为了匹配负载电容，因而有公式晶振的负载电容Cl=[(C1*C2)/(C1+C2)]+Cic+△C一般C1=C2
注意事项
1
如果朋友们觉得我写得有用的话，帮我投上一票，评论一下，左侧点个赞吧。
2
本篇经验为作者本人亲身调试经历所描述，手动截图，精心总结，因而谢绝转载，支持原创。
上一篇：就该这样做黑芝麻磅蛋糕