取样-保持电路取样-保持电路的基本形式如上图，图中T为Ｎ沟道增强型MOS管，作模拟开关使用。 当取样控制信号Vi为高电平时T导通，输入信号Vi经电阻R1和T向电容CH充电。若取R1=RF，且视运算放大器为理想运算放大器，则充电结束后，Vo=Vch=-Vi 当Vi返回低电平以后，MOS管T截止，由于CH上的电压在一段时间内基本保持不变，所以Vo也保持不变，取样结果被保存下来（CH的漏电流越小，运算放大器的输入阻抗越高，Vo保持的时间也越长）。 该电路在取样过程中需要输入电压经R1和T向电容CH充电，这就限制了取样速度，而通过减少R1的办法提高取样速度又必将降低电路的输入阻抗。
并联比较型A/D转换器并联比较型A/D转换器电路结构图如下，它由电压比较器、寄存器和代码转换电路三部分组成。输入为0-Vref间的模拟电压，输出为3位二进制数码d2d1d0。电压比较器中量化电平的方式：采用电阻链将参考电压Vref分压，得到(1/15)Vref到(3/15)Vref之间7个比较电平，量化单位为(2/15)Vref，将这7个比较电平分别接到7个电压比较器C1-C7的输入端作为比较基准，同时将输入的模拟电压同时加到每个比较器的另一个输入端，与这7个比较基准进行比较。 若Vi<(1/15)Vref，则所有比较器的输出全是低电平，CLK上升沿到来后寄存器中所有的触发器都被置为0状态 若(1/15)Vref
反馈比较型A/D转换器——计数型如下图，转换器由比较器C、D/A转换器、计数器、脉冲源、控制门G以及输出寄存器等几部分组成。步骤一：转换前先用复位信号将计数器置零，而且转换控制信号应停留在VL=0的状态。此时门G被封锁，计数器不工作。由于此时计数器加给D/A转换器的是全0的数字信号，故Vo=0。步骤二：当VL变成高电平时开始转换，脉冲源发出的脉冲经过门G加到计数器的时钟信号输入端CLK，计数器开始做加法计数。步骤三：随着计数的进行，D/A转换器输出的模拟电压Vo也不断增加。当Vo增加至Vo=Vi时，Vb=0，将门G封锁、计数器停止计数。此时计数器中所存的数字就是所求的输出数字信号。 因为在转换过程中计数器中的数字不停地变化，所以不宜将计数器的状态直接作为输出信号，为此在输出端设置了输出寄存器，在每次转换完成以后，用转换控制信号VL的下降沿将计数器输出的数字置入输出寄存器中，以输出寄存器的状态作为最终的输出信号。 这种方案的缺点是转换时间太长，当输出为n位二进制数码时，最初的转换时间可达(2^n)-1倍的时钟信号周期。该方案电路比较简单，适用于对转换速度要求不高的场合。
反馈比较型A/D转换器——逐次渐进型如下图，转换器由比较器C、D/A转换器、寄存器、时钟脉冲源、控制逻辑等5部分组成。步骤一：转换前先将寄存器清零，所以加给D/A转换器的数字量也是全0；步骤二：转换控制信号VL变成高电平时开始转换，时钟信号首先将寄存器的最高位置成1，使寄存器的输出为100...0；步骤三：输出的数字量被D/A转换器转换成相应的模拟电压，并送到比较器与输入信号Vi进行比较。如果Vo>Vi，说明数字过大，则该1应去掉，如果Vo